2ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

で、結局CPUは最終的に何GHzまで到達するの?

1 :オーバーテクナナシー:2006/11/26(日) 00:15:46 ID:qzPFh7Hz
デュアルとかメニーとか逃げてないでさ。
正々堂々と周波数を伸ばそうぜ。

んで理論的には何GHzまで伸びるの?
100GHzくらいはいくよな?

2 :オーバーテクナナシー:2006/11/26(日) 00:24:53 ID:+xXU9VSf
なんでGHz?

3 :オーバーテクナナシー:2006/11/26(日) 01:19:14 ID:kTY5WR9U
ttp://news18.2ch.net/test/read.cgi/scienceplus/1150886766/
このくらいじゃね?

4 :オーバーテクナナシー:2006/11/26(日) 01:57:12 ID:5J4K6oPd
現時点の技術理論延長上の予想では100GHzなんてぜんぜん無理。
もっとも新しい何か、ブレークスルーが見つかれば別かもだが。
もちろんもしやっぱりダメであってもメニイコアなどのように
なんらかの方法でまだまだ処理能力はあがるだろう。

5 :オーバーテクナナシー:2006/11/26(日) 03:10:11 ID:j6YeLv7R
メニーコアにしたとして
そのコア間のクロック自体は上げる必要あるよね
従来ので事足りるのかな?

6 :オーバーテクナナシー:2006/11/26(日) 11:16:09 ID:yjNDyvZY
とりあえず、トランジスタレベルでなら500GHz程度
LSIでも350GHz程度までなら開発されている。
x86系CPUがクロック周波数を挙げられない要因は
リーク電流による発熱とx86互換って足かせが有るから。

7 :オーバーテクナナシー:2006/11/26(日) 12:01:27 ID:qzPFh7Hz
やはり1THzは夢のまた夢なんだな・・・

8 :スーパ-グレートヒッキー ◆LMll/5hoIQ :2006/11/26(日) 12:20:10 ID:rV8bGY7S
勿論、スーパ-グレートヒッキーまで到達するのだが、質問あるかね?

9 :オーバーテクナナシー:2006/11/26(日) 12:23:07 ID:uT2QVyCv
8>>
いつ到達するの?

10 :オーバーテクナナシー:2006/11/26(日) 12:43:56 ID:bNdsZQ3T
1GHzで 1サイクルあたり電流が最大で30cmしか流れないから,
500GHzだと,0.6mmしか電流 流れませんね,1サイクルあたり.

つまり,500GHzで動作させようと思ったら,CPUのコアの部分の
部品を0.6mm以下の大きさにまとめないといかんと言うことに,,.

同期させないって手もあるのかな?

11 :オーバーテクナナシー:2006/11/26(日) 13:06:39 ID:aIWmQXGD
光速30万km/秒 ÷ 1G = 30cm
で、そういうことが言えるの?

12 :Kひげ:2006/11/26(日) 16:28:42 ID:/qgmMXJB
たれながし、アルゴリズムにすればできるかも、正解にヒットした
答えだけが返る、かたち。

13 :Kひげ:2006/11/26(日) 22:04:26 ID:/qgmMXJB
人間は5+2を計算するとき5回カウントしたりしない
記憶の中の答えを持ってくるだけ、同じことを
垂れ流しでやらせる、あたったら、答え。

14 :オーバーテクナナシー:2006/11/27(月) 06:35:52 ID:tJRyCsNG
光でスイッチすれば周波数上げるのは可能だろ。
だが処理するデータを保存しておく主記憶が作れるかは別の問題で
現状のメモリは20年前のメモリより10倍程度しかアクセスタイムが
早くなっていない事実を知っておいたほうがいい。

15 :Kひげ:2006/11/27(月) 09:15:58 ID:tdJLo+I1
光のスピードも、電気信号のスピードも同じ30万k
なんていって見る。

16 :オーバーテクナナシー:2006/11/27(月) 12:13:40 ID:xdu1mbMJ
垂れ流しとかよくわからん用語をつくらんでくれ。

掛算の九九方式は普通テーブル参照と呼ばれとるのよ。

電線の中を電位変動が伝わる速度は光速と比べると結構遅いよ。

17 :Kひげ:2006/11/27(月) 20:28:42 ID:tdJLo+I1
その先が知りたい、それで????・・・。

18 :Kひげ:2006/11/27(月) 20:37:41 ID:tdJLo+I1
クロックもタイミングもない勝手に素子で動き出し
答えを出す、その答えのうち、筋のいいやつを
回答とする、って言ってんだけど。
九九のテーブルは、足し算には使えない、足し算テーブル
が必要かな?? ・ ・ ・ 。

19 :オーバーテクナナシー:2006/11/27(月) 21:16:46 ID:AnBqRoBk
>>18
どうやって「筋がいい」って判断するつもりなのか
一切略すことなく詳細に説明できたら戯言に
付き合ってあげてもいいと思えるかもね。w

>たし算
デジタル回路でたし算なんて基本中の基本ですが?

20 :Kひげ:2006/11/27(月) 21:27:27 ID:tdJLo+I1
へっへへ〜〜それが問題だ、ところで人間は答えが合っていることを
何で認識するんでしょうね〜〜。

足し算 >>13 を読んで。

21 :オーバーテクナナシー:2006/11/27(月) 21:48:28 ID:NCLVnv9K
kひげ
あんた何者? 

22 :Kひげ:2006/11/27(月) 22:00:55 ID:tdJLo+I1
なんと答えたらいいんでしょう〜〜。

23 :Kひげ:2006/11/27(月) 22:34:27 ID:tdJLo+I1
通りすがりの、ばか者です。

24 :オーバーテクナナシー:2006/11/27(月) 22:58:30 ID:jskY+eTp
ひげが言ってる事って量子コンピューターじゃん

25 :オーバーテクナナシー:2006/11/27(月) 23:08:49 ID:KJCYX62l
5を足すのにインクリメントを5回もやってるとおもってんのかな。
単純な四則演算ぐらいマイコンでも1クロックで出るよ。

26 :Kひげ:2006/11/27(月) 23:33:56 ID:tdJLo+I1
返事をすると、自分のバカをさらけ出すんだけど。
たとえば、51577+753なんてのがあった場合に、どでかい
足し算テーブルがあれば一発で読み出せばいい。
なんて思ってるんだけど、人間は2桁くらいの計算ならば
けっこう記憶で出せる、(足し算テーブルを持っている)、
あんだけメモリーがあるんだから、圧縮してどでかいテーブルを
持っているのもいいのではと思っているだけ。
あまり確信を持って話しているわけではないので、
あまり突っ込まないで、あくまで、通りすがりの、ばか者ですから。

27 :オーバーテクナナシー:2006/11/28(火) 07:10:47 ID:g4Bfp9Lh
漏れが答えを硫黄。周波数を上げられないのはすべてメモリ装置が遅い為。
CPU内部にもメモリが存在して容量が増えるほど高速なメモリを作るのが
難しくなる。
コスト的に実現可能な大容量なメモリはコンデンサメモリしか存在せず、
これを置き換える画期的なメモリが開発されない限り周波数向上は
停滞したままとなる。
CPU早くてもなんにもならん、主記憶のメモリ装置を高速化汁!

現在の主記憶はアクセスタイムは高速なものでも30ns程度だろ。
1MHzのCPUの時代でもメモリのアクセスタイムは200ns程度だよ
現在CPU製造メーカーが一律で並列化の方向へ向かっているのは
周波数信者の勢力の虚言に筋が通らず周波数を上げるパイプライン多重化
の努力が無駄だと判明した為とかの理由が存在するニダ

28 :オーバーテクナナシー:2006/11/28(火) 08:41:59 ID:AuIyyVhp
いやいや、周波数は周波数で可能な限り高めようとしてるよ。
主記憶との速度ギャップはキャッシュメモリでむりやり吸収しようと小細工してるわけで。
メモリ速度にあわせてクロック速度を遠慮なんかしてないよ。


29 :オーバーテクナナシー:2006/11/28(火) 08:55:24 ID:AuIyyVhp
でもまあ周波数上げても速くならんのはそのとおりだが。

30 :Kひげ:2006/11/28(火) 10:05:07 ID:ARXIxHTG
メモリーのアクセス速度は、基盤の大きさと、光の速度で決まるんでしょ
どんなことをしても、それ以上早くは出来ない、あとは、読み込む大きさ
8Bitで読むか、64Bitで読むかによって、データーの大きさが変わってくる


31 :Kひげ:2006/11/28(火) 10:10:11 ID:ARXIxHTG
あとは、CPU内部のクロック、キャッシュはスタチックRAMでしょ〜〜
ということは、コンデンサーなんて関係ない、単純なフリップフロップ
て〜〜ことは、また光の速度とCPUのダイの大きさで最大速度が決まる。

32 :Kひげ:2006/11/28(火) 10:12:23 ID:ARXIxHTG
アインシュタインいわく、光の速度は超えられない。

33 :Kひげ:2006/11/28(火) 10:16:25 ID:ARXIxHTG
ところで、量子のつながりは、光の速度を超えるらしいけど〜〜〜。

34 :オーバーテクナナシー:2006/11/28(火) 10:21:00 ID:AuIyyVhp
どうでもいいがその文体ヤメレ、イライラする。

35 :Kひげ:2006/11/28(火) 10:27:35 ID:ARXIxHTG
あまり突っ込まないで、あくまで、通りすがりの、ばか者ですから。

36 :オーバーテクナナシー:2006/11/28(火) 11:01:39 ID:JLnaI5S4
通りすがり?

37 :オーバーテクナナシー:2006/11/29(水) 14:34:41 ID:MYVx6p7M
>>30
そのスタティックRAMに溢れたときにどのように動いているか、
知らないで騙っているのか?
キャッシュメモリは単に主記憶のクッションとして動いているにしか過ぎない。
「単純なフリップフロップ 」な訳だがDRAMと比べて複雑なのも事実。
PCメーカーはすべてSRAMのPCを発売したこともあったが、
性能の差がほぼ無かった。理由は簡単で配線による物理的な要素のほうが
はるかに巨大であった。信号は無限の速度では伝わらない。
>「光の速度で決まるんでしょ 」
電気の伝わる速度。基盤を使う方法では基盤上での遅延は異様に大きい。
すべてCPUコア内部に主記憶を内蔵すれば遅延は減るが物理的に無理。
>8Bitで読むか、64Bitで読むかによって、データーの大きさが変わってくる
いまのパソコンのCPUが内部で何ビットで読み出しを行っているか
まったく理解していない。キャッシュ上ははるかに大きなビット数でデータを
一気に読み書きしている罠。
メモリの応答性能の高い並列度による帯域を持たせることで隠蔽が可能だが
それは周波数を上げる技術では無理で多重スレッド方式で隠蔽が可能となる。
いま多コアCPUやマルチCPU対応アプリが騒がれるのは、その辺に対応
する為。
この流れは周波数を減らす方向に動いている。性能は逆に上がる。

38 :オーバーテクナナシー:2006/11/29(水) 16:42:09 ID:ZKHakePP
現状、単発コアでのCPUの性能は頭打ちらしいぞ
物理的な部分で限界らしい

39 :Kひげ:2006/11/29(水) 19:35:36 ID:thWmGxPb
>>37
バカをさらけ出す、
1 DRAMとSRAMの違いがぜんぜん判っていない
  DRAMはリフレッシュが必要、その間はアクセスできない
  (リフレッシュが判んなきゃ〜〜Googleを引いてみろ)
2 つかれるな〜〜、電気の伝わる速さと、光の速さは同じだよ
  ただ電気は電流があり、電線には抵抗があるから、スルーレイト
  が発生する。(スルーレートが判んなきゃ〜〜1項に同じ)
3 <キャッシュ上ははるかに大きなビット数でデータを>なんだこいつは
  では何ビットで読んでるの〜〜
4 <キャッシュメモリは単に主記憶のクッションとして動いているにしか過ぎない>
 キャッシュが判んなきゃ〜〜Googleで引け。
通りがかりの、ちょっと利口な、ばか者でした。

40 :Kひげ:2006/11/29(水) 19:53:29 ID:thWmGxPb
追加、
2項の電圧だけで転送すれば光と同じ、電流が流れなければいい、方法は考えてみて。

41 :オーバーテクナナシー:2006/11/29(水) 19:55:42 ID:LEJcR3Ga
ここで限界だと社会の成長も止まるな

42 :Kひげ:2006/11/29(水) 20:10:27 ID:thWmGxPb
クロックが限界になっただけで、intellはマルチコア、に突っ走っている、CELL
とかも、グラフィックアクセラレーターでは256BitCPUが走ってるし。

43 :オーバーテクナナシー:2006/11/29(水) 23:04:59 ID:JR7WCtcL
何で誰もマジレスしてないんだ?
シリコンは理論限界が約5GHz
ただし、これはシリコンダイオードの反応速度って程度の意味で、
現在のような、素子サイズがサブミクロンオーダーだともっと落ちると言われてる。
実際、リーク電流値が予測できなかった騒ぎもあったわけで、ぶっちゃけ現状は限界に近い。


44 :Kひげ:2006/11/29(水) 23:40:49 ID:thWmGxPb
http://www.japancorp.net/japan/article.asp?Art_ID=34183&cid=28479
揚げ足取るわけではないが。

45 :オーバーテクナナシー:2006/11/29(水) 23:56:52 ID:TlMnlSb6
>>44

ふむ、仮に>>43の言うとおり「理論的限界」が5GHzとしても、
とりあえず500GHzまでは「技術的限界」はないわけだなw


46 :オーバーテクナナシー:2006/11/30(木) 01:43:49 ID:ewsB7Vgj
MRAMの可能性は?

47 :オーバーテクナナシー:2006/11/30(木) 02:15:29 ID:NysD+z9A
量子コンピューターは、指数関数的に時間を消費する計算でも、一次関数的に計算できる。

48 :オーバーテクナナシー:2006/11/30(木) 06:59:19 ID:DroCEPKk
>>45
理屈上の限界というのはもっと上だが、実質的に可能な
限界というのは既に到達している罠。
>>47
それは従来の仕組みとは異次元なので比較する時点てキチガイ。
手順式やソフトウエア式で行えば従来式のほうが実現性能的に
はるかに優れている。


49 :オーバーテクナナシー:2006/11/30(木) 07:10:04 ID:DroCEPKk
>>46
問題は配線長であってシステム全体が砂粒以下になるなら
高速化は可能で、システムが巨大になり配線距離が長くなるほど
周波数性能が落ちるだけ。単純な話だろ?
>>44
揚足と同じ、過去にIBMは同じ事をして同じ結論(宣伝のみ)を
出している。決して実用なものではない。
超低温で素子の速度が異様な速度で動くジョセフソン効果と
同じか類似なもの。IBMがジョセフソン効果でコンピュータを
試作した場合の見積もりでは10cmx10cmx10cmの
入れ物にすべての装置を内蔵する必要があり実現可能とまで
思われたが膨大な計算データを入出力する能力が無いので
ゴミ扱いとされ研究は終わった。通信IFもそれだけの速度を
確保する必要があるんだよな。
500GHzx64ビットなCPUなら500Gx64ビット
=32000で、1%の外部との通信性能が確保できたとして
320Gの速度のLANが必要になるな。

50 :オーバーテクナナシー:2006/11/30(木) 07:12:20 ID:DroCEPKk
>>39
最新のメモリのリフレッシュぐらいしらないのか?
リフレッシュは読み書きと同時に可能だし、パイプラインが
空いている時間にリフレッシュするのは当然だろ。
おまい時代遅れ。すくなくともDRAMの仕様書ぐらい読んでおけ

51 :Kひげ:2006/11/30(木) 10:09:47 ID:8itaJ1vt

http://ew.mizuho-ir.co.jp/w/E383AAE38395E383ACE38383E382B7E383A5.html
http://www.sophia-it.com/content/%E3%83%91%E3%82%A4%E3%83%97%E3%83%A9%E3%82%A4%E3%83%B3
書き込む前に、Googleで引いてみたら。これもしかしたら同じ人??? ・ ・ ・ ・
 パイプラインは命令の先読みだよ、あなたの言うDRAMの仕様書のアドレスを教えて。
荒れるね〜〜。

52 :オーバーテクナナシー:2006/11/30(木) 11:32:07 ID:a1AI5khp
2GのCPUを1Gにダウンして使ってるけどぜんぜん問題ないw
GPUもいいもので3Dゲームもさくさくだけどぜんぜん使ってないw

53 :Kひげ:2006/11/30(木) 19:48:18 ID:8itaJ1vt
>>50
DRAMとSDRAMとゴッチャになっている、でDDR2はSDRAMであった
http://www.macmem.com/ddr2_report/
と言う事は、リフレッシュする必要がない、強気で書いていたけど
ちがっていた、ごめんなさい。

54 :オーバーテクナナシー:2006/11/30(木) 20:16:53 ID:dNvKyAPK
kひげ相変わらず暴走してるな。
現在のcpu内部の配線パターンがどれくらいの長さか知ってるか?

55 :Kひげ:2006/11/30(木) 20:21:32 ID:8itaJ1vt
すみません、SDRAMをスタチックラムと読んでしまい、混乱していました。
SDRAM Syncronous DRAM 1クロックで 読み書きが行われるDRAM
DDR SDRAM dobleDATA Rate SDRAM クロックの立ち上がりと立下りで、
読み書きが行われるDRAM 最大速度900MHZくらい 、
DRAMと言っている以上は、リフレッシュは必要(訂正の訂正をします)。

ちなみに、キャッシュはSRAMを使っておりCPUと同じ4MHZで読み書きしている


56 :Kひげ:2006/11/30(木) 20:29:19 ID:8itaJ1vt
あと、メモリー動作のパイプライン処理というものがありSDRAM 以後は
読み書きともに、パイプライン処理が入っていた
(この場合1クロックで3ステートの処理をすることだと思う「この先は調べていない」)

57 :Kひげ:2006/11/30(木) 21:54:52 ID:8itaJ1vt
3ステ−ト--->3クロック分でした。

58 :オーバーテクナナシー:2006/11/30(木) 23:43:30 ID:zbqdFKQZ
ブルーレイ、HD−DVD以上に将来性のある、小型でホコリや衝撃に強いSDカードは、
2009年までに4GBから32GBになる。

パソコンも小型化の余地はあるのか。
省エネで、ホコリや衝撃、湿度、高温に強いCPUなら、全体がもっと小型になる。
NGN時代のCPUセル化で、処理速度よりも、ユビキタス時代をリードするCPUが重要。

インテル時代を終わらせて、日本が世界をリードして欲しい。
OSは、TRON。
仮想メモリは、SDカード。
CPUは、???
プレステ3を小型化する方向に持っていけば、多分、形だけはハッキリしてくると思う。

59 :オーバーテクナナシー:2006/12/01(金) 06:38:49 ID:BZm4AZ6h
>>kひげ
建前な用語使い方で技術系専門用語を並べると大勢から叩かれるよ。
>>55
その解釈も理解しているようにはみえない。


60 :オーバーテクナナシー:2006/12/01(金) 06:42:42 ID:BZm4AZ6h
>>55
時代錯誤の昔の動作だと。
DRAMは読み出しでデータの破壊が行われる
つまり読み出したら必ず書き戻す。わかる?
一定周期で書き込みをすればリフレッシュは不要
DRAM自体つかったこともないんだろ?


61 :オーバーテクナナシー:2006/12/01(金) 08:34:13 ID:UuTue8qv
>ちなみに、キャッシュはSRAMを使っておりCPUと同じ4MHZで読み書きしている
それ何て8bit

62 :Kひげ:2006/12/01(金) 09:36:55 ID:Kj51QMP+
あ〜〜〜、つらいな〜〜。
実はDRAM 使ったことない、キャッシュはそのCPU の仕様によるんでね〜〜の
PENWならば32Bitとか、8BITに決めてしまうと何回も読まなけれないけない。
まいった _(_ _)_ 暴言をおわびします、平にごようしゃを。

63 :オーバーテクナナシー:2006/12/01(金) 12:11:41 ID:9gRL2oa4
ちなみに家のパソコンは、1.6GHzです。

64 :オーバーテクナナシー:2006/12/01(金) 13:17:35 ID:0UASbREj
>>43の無知にワロタw

65 :オーバーテクナナシー:2006/12/01(金) 13:21:20 ID:0UASbREj
いや無知でなくて>>43ネタだろうな。

すでに液体窒素冷却だが、オーバクロックなら7GHzも達成されている
現在、「5GHzが理論的限界」だなんてw
大笑い。うん、いいギャグだ。


66 :Kひげ:2006/12/01(金) 13:36:21 ID:Kj51QMP+
ひつこくてすみません、エルピーダメモリーのFAQにリフレッシュが
統括的に書いてありました、何もいいません読んでみて。
http://www.elpida.com/ja/contacts/faq.html#techr-sr

67 :オーバーテクナナシー:2006/12/01(金) 13:47:04 ID:OA4uaYxL
>>60
いえ、DRAM cellは原理的に破壊読出しです。絶縁層を挟んだ静電
容量に電荷を蓄えて情報を記憶するんですから、センスアンプで
情報読み出したらcellレベルではその情報は壊れます。

単に、メカニズムの進歩でprecharge timeと呼ばれた時間が短縮
されただけです。内部的なrefreshもprechargeも不要なら、我々は
それをDRAMとは呼びません。

>>59
ま〜、そーいじめんなよ。
>>62
まぁ、キミもよくガンガってる。DRAMの内部が2次元構成で、CASタイミング
で行単位でセンスアンプに取り込み、RASタイミングでそれを外に出力
するっていうDRAMの基本構造は知ってるな?最近のSDRAMってのは、
後者の出力タイミングを改善したものなの。CPU cache line fillに
適したバースト読み出しに適した形なのね。

最近の技術記事などに見られる「メモリレイテンシはここしばらく
改善していないか悪化」ってのは、RASアドレス自体が変化する
ようなランダムアクセスに関しては、「全然速くなってません」
ってことなんです。
>>65
む、考え中。1GHzで光速が3μm/clock?銅配線だと80%/真空光速
くらいだけど、Siだとどのくらい?電子伝導度?。結構きわどい世界に
達していないか?最近のデザインルールは100nm以下だけどさ。

現実の限界と理論限界の間には普通結構厚い壁があるけど。

68 :オーバーテクナナシー:2006/12/01(金) 20:08:20 ID:0UASbREj
>>67
>現実の限界と理論限界の間には普通結構厚い壁があるけど。

言いたいことが理解できんが、Pen4系列なら去年か一昨年に
6GHz〜7GHzに到達してるし、周波数の上げにくいCore2Duo系列でも
液体窒素冷却で「ごく普通に」5Ghzは出ている。
(参考:http://www16.big.or.jp/~bunnywk/superpi.html )

そこに持ってきて「5GHzが理論的限界」なんて書いても笑い話としか
受け止められん。ちなみに今のCore2Duoは65nmだが、すでに45nm、
30nmあたりまで実用化のメドがついてるわけで、そうなればまだ
周波数は上がる。

もちろんリーク電流の話とかはしってるよ。設計ルールが向上しても
ダイレクトに周波数上昇には結びつかなくなってるのはわかるが、
それでも一世代(回線幅で0.7倍、面積で半分)進むたびに1〜2割の
上昇は見込まれている。つまり当面、現実的可能性のある範囲で
言っても7〜8GHzはいく。クロックアップの話ではない、ふつうの使用範囲でも
5GHzは突破するだろう。


69 :67:2006/12/01(金) 20:39:43 ID:OA4uaYxL
>>67
だから何なの(苦笑)。別に、俺はシリコン技術が5GHzで限界なんて
言う気はないよ。5GHzも7GHzも誤差の範囲だって。多分もっと行ける。

デザインルールが向上すれば、基本的にゲート遅延は短縮されるはず
だから内部クロックの向上が期待できるはずという考えは間違いでは
ないと思う。35nmだかなんだかってのは聞いたことがある。だが、
5GHzが壁なんて言わんが、いずれ根本的壁にブチ当たるぞ。
壁に当たってクジけるのは嫌だから、ブレークスルーが欲しいのね。

広い意味でのリーク電流もそうだが、結晶解析やってみりゃわかるが
だいたい世の中の金属結晶って、だいたい原子量に関わらず原子間隔
1Å(0.1nm)強なんだよ。デザインルールがそれに近づくと、不導体、
半導体でもトンネル効果が目に見える形で出てくるわけですわ。
今すぐとは言わないけど、技術の進歩はどんどんそれに近づいている。
一時、原子層を数層ずつ重ねてトンネル効果を故意に使ったスイッチング
素子が盛んに研究されてたけど、最近話聞かないねぇ。どうなったんだろ?

まあ、液体窒素ドブ漬けは笑える。ソレってそんな最近の話じゃなくて、
「常用状態で液体窒素に基盤ドブ漬け」のETA-10があっただろうが。
不活性液浸のCRAYどころの騒ぎじゃねぇ。

アレ、「修理で常温と行ったり来たりする間に、熱ストレスでさらに
壊れるんじゃねぇか?」とか言われてたけど。結局、ソフトが整わずに
ミニスーパーx8で終わっちゃったみたいだけどな。東工大御愁傷様。

70 :Kひげ:2006/12/02(土) 00:13:04 ID:fdrJ0Ea3
500Gには続きがありました。
http://news18.2ch.net/test/read.cgi/scienceplus/1150886766/

71 :オーバーテクナナシー:2006/12/02(土) 06:52:28 ID:VvVeFP/S
とりあえず言ってあげますが、
いまのCPUは複層構造とはいっても
所詮2次元的です。

3次元的な設計ができるようになれば
まだまだ速度はあがるでしょう

72 :オーバーテクナナシー:2006/12/02(土) 07:40:51 ID:+YJfcmgP
>>71
>3次元的な設計ができるようになれば
数段なら既にチップ上で3次元は実現している。常識だと思ったが。
断層写真とかみたことない?
>>69
自分で自分のレスみたいになっている、訂正67が67にw
訂正発言ぐらいしろよw

>68
>それでも一世代(回線幅で0.7倍、面積で半分)進むたびに1〜2割の
それは変じゃないか?
製造ルールが細かくなっても規模=回路数は逆に増えている。
インテルが周波数を上げられない原因の1つ(主原因)は熱密度
だったはず。周波数を上げるのは見た目の向上だよね?
Pen4だとパイプ20段、さらに周波数を上げるには、このパイプライン
数を上げなければならない
パイプライン数を上げても、その効果がPen3からPen4でほとんど上がらない
結果としてパイプライン数を抑えてとう方向に向かっているんじゃないか?

>言っても7〜8GHzはいく。クロックアップの話ではない、ふつうの使用範囲でも
小規模で周波数を上げるのはさらに高い周波数で動いているデバイスは
沢山あるので可能だろう、しかし業界や専門家の意見では逆に下げる方向を
考えているのが主流になりつつある。
パイプラインを使った並列化での周波数での性能向上より、パイプライン
を減らして周波数を下げるほうが規模が減るという現状があるかぎり
多コア化、マルチCPU、セルベース化の流れは止まらないと
おもわれる。
未来技術板だから、SF的に考えるとスタートレックのコンピュータが
まさに超並列型で逐次型ではなくライブラリーデータベースだけどね。

73 :オーバーテクナナシー:2006/12/02(土) 22:14:05 ID:Xv+8s2lb
一部を除いて、未だに従来のパソコンイメージから脱却できない野郎ども、
じっくりまったりするのもいいけどね、時間というものに危機感を感じなさい。

74 :オーバーテクナナシー:2006/12/03(日) 02:09:29 ID:p+fIBYp0
100000万兆ヘタヘルツ

75 :オーバーテクナナシー:2006/12/03(日) 16:53:35 ID:Qo3wGZqC
そろそろ限界で止まってくれていいよ。
年々何もしなくても速くなることがなくなれば
いい加減なソフトウェア開発がもうちっと落ち着いてくるかも。

76 :オーバーテクナナシー:2006/12/03(日) 18:07:44 ID:Ge0Pkohs
20年くらい前のパソコン雑誌に載っていたコラム
「i386なんて不要だ、100MHzの8086が有れば十分じゃないか。」を
思い出した、今じゃ有ったとしても使い物にならないだろうけど。

77 :オーバーテクナナシー:2006/12/04(月) 09:37:39 ID:bVrZrkVZ
>>76
今の集積度なら8086の10MHzが10万個ぐらい1個のチップの上に乗りそうだ。

78 :69:2006/12/05(火) 07:11:06 ID:THwzagts
>>72
ぐは、ミスリンクよ。>>68のつもりで>>69は書いた。スマン。
ところで、>>71の言ってるように、私も現代の集積回路技術は二次元的だと
思っています。
そりゃ基本半導体自体が3層くらいでできてますし、その上に配線層が
何層か乗ってますし、それを貫くビアを打ち込むこともできます。
その上に、キャパシタくらいなら多分簡単に形成できるでしょう。

しかし、私としては「三次元集積回路」と呼ぶには、能動素子を
何層も、何十層も積み重ねて欲しいですね。(現状、不可能です)

>>75
んー、パラダイムの変化を起こすような進歩は開発者を悩ませるが、
それ以外は歓迎ではないか?PC界だと、割と最近のだと、「忙しい
スレッドが1本しかないようなコードはダメ」(笑)。これ、結構苦労
してないか?

俺、逆説的だが、元は超並列屋であるがゆえに、「難しいだろう」と
思うぞ。超並列向きのtrivialな問題ってのは昔からあるんだ。
ベクトル計算向け問題ってのもある。だから、SSE速いでしょう、
dual core速いでしょうとか言われても、今さらそんな特定問題持ち出して
速くないわけがねぇだろうヴォケ、とか思うわけですわ。

この利点を一般問題全体に敷衍するのが簡単だなどとは、俺は口が裂けても
言いません。そーだなー、グラフィックドライバと本業タスクが完全スレッド
並列で動けるようになるまで無理じゃねぇ?完全非同期描画。

描画系で今一番キチーのはゲームだから、多分大変ですよぉ。

79 :オーバーテクナナシー:2006/12/05(火) 13:41:42 ID:58uKv9vy
>>78
シリコン半導体表面に回路を重ね合わせて作るのは限度はあるだろうけど、
6層ぐらいはあるか。

MCM(マルチチップモジュール)
スーパーコンピュータなどの用途なら100層とかある。
普通な利用でもセルの上にセルを重ね乗せての組み合わは製造されている。
まあ捉え方の問題だろうけど、MCMは形的には3次元ともいえる。

80 :オーバーテクナナシー:2006/12/05(火) 22:02:40 ID:tDjzdJbr
>>78-79
http://www.itmedia.co.jp/news/articles/0411/16/news113.html
夢の技術といわれ続けて、夢物語と一蹴され続けて
ようやく来年以降量産開始予定らしいよ。


81 :オーバーテクナナシー:2006/12/06(水) 05:36:47 ID:FHQsr4R/
>>80
CPUだと熱の問題が大変そうだな

82 :オーバーテクナナシー:2006/12/06(水) 10:05:45 ID:QP88L2KQ
>>81
>来年後半に8インチウエハー対応試作ラインを構築し、
>2007年に2層型を量産化する計画。2008年には3層型の量産も始める予定
79が言う100層がマジなら3層じゃゴミだろw

83 :Kひげ:2006/12/06(水) 16:49:08 ID:5zIkoKp6
いくら、小さくなっても、5Gのスイッチング速度は変えられない
小さくすれば、メインRAMをCPUに入れられるかも、キャッシュ
がどんどんでかくなって、メインRAMがいらなくなるとか、
ワンチップCPUだね、5G揚げ足とっちゃったけど
やっぱり、一番のネックでね〜〜の。

84 :オーバーテクナナシー:2006/12/07(木) 10:45:31 ID:TNpAsIIG
>>79は知ったかだと判明したなw

85 :オーバーテクナナシー:2006/12/07(木) 22:57:33 ID:61cUl8E4
積層チップをどうこうより本気で立体的に回路を作れんもんかね

86 :オーバーテクナナシー:2006/12/08(金) 02:19:23 ID:U0iy5RW0
>>83
現状の価値観が存在する限り主記憶が無くなることはない、
キャッシュメモリが1ギガバイトとかになったとしても主記憶は100ギガ
バイト、外部記憶は100テラバイトとかになるだけ。
この相対関係が薄れることはない。
いまのアプリケーションの概念でこの関係が崩れる事はないからである。
どんな概念かは不明だが、外部記憶を必要としなく、メモリもほとんど
使わないアプリケーションの概念が構築されて移行されるとすれば、
主記憶も必要なくなるだろう。
アプリケーションが「手順処理」系から「ネットワーク系」依存系になり、
通信の因果関係で個々の単体が意味をなすものではなく、ネットワーク全体で
1つの方向性として動くような情報ネットワークは一部の大学などで
研究はされている。
SFなどにも似たような手順処理系から進化したコンピュータは存在する。


87 :Kひげ:2006/12/08(金) 09:32:58 ID:LOJbj2ik
そんなでかいRAMを乗っけて、何をやるの100テラバイト???。
クロックアップでしょう、いかに早くプログラムを回転させるかでしょう。
もしメインRAMを残したいんなら、メインRAMに早くアクセスする方法を考え
なよ、現状こうていではなく。
チップセットをCPUの中に入れて、CPUがちょくせつメインRAMをコントロールする
RAMのほうもCPUボードに直接実装してチップで両面実装する、(配線が最短になる)
RAMもDRAMではなくSRAMを使い5Gのクロックに耐える。
全回路5G動作、な〜〜んてね。


88 :Kひげ:2006/12/08(金) 19:04:12 ID:LOJbj2ik
FETは、冷やすと早くなるの??、(CMOS,NMOSはFETでしょ)
冷やすと、絶縁層がちじむ、低電圧で動かせる???(が早くはならない)
-100度くらいになると、早くなるのはなぜ??。
-30度くらいまでなら、ベーチェック素子を3段にすれば行きそうな気がする
(1段30度で、3段で-90度、パソコン内部が60度として、3段の先っちょは-30度)
ものすごい排熱は、水冷却で何とかなる。
誰か答えて、教えて、冷やせば早くなる??。


89 :オーバーテクナナシー:2006/12/08(金) 23:45:04 ID:U0iy5RW0
>>87
64KBのメモリが広大に思えたあの時期をしらないようだな。w

90 :オーバーテクナナシー:2006/12/09(土) 02:23:48 ID:P7wYOFG7
ゼーベック効果でペルチェ素子よね

91 :Kひげ:2006/12/09(土) 11:21:08 ID:CujK5Hs3

すみません、記憶だけで書いていた。
ところで、冷やすと早くなるの??。

92 :オーバーテクナナシー:2006/12/09(土) 12:07:13 ID:MkNfk++8
>>91
温度が下がれ(熱抵抗が減る)ば早くなるのは当然だろ。
時定数という言葉を電気用語の辞書でしらべてみそ
電気抵抗を小さくしたいのなら距離を減らす、配線を太くする
不純物を無くす、温度を下げる。素材を電気抵抗の低いものにする。
電気を使わないのが一番早いけどな。

93 :Kひげ:2006/12/09(土) 16:37:37 ID:CujK5Hs3
僕もトンチンカンだけど、きみもトンチンカンでは
負けないね〜〜。
熱抵抗が減れば、早く冷えるだろうね〜〜。


94 :オーバーテクナナシー:2006/12/10(日) 03:13:48 ID:dm9Dv3CP
はぁ?

95 :オーバーテクナナシー:2006/12/10(日) 10:30:16 ID:YCxayH5R
もう量子CPUでいいよ。

96 :Kひげ:2006/12/10(日) 11:14:30 ID:8ZbibTa6
あら、そっちをはじめます??。

97 :Kひげ:2006/12/10(日) 11:31:18 ID:8ZbibTa6
http://www.nanoelectronics.jp/kaitai/quantumcom/index.htm

98 :オーバーテクナナシー:2006/12/10(日) 15:06:01 ID:mzRWHfLt
>>97
そのサイトは誤訳。外人のいうcomputerと日本語の計算機は似ているが別もの
日本語のコンピュータは計算機システムをさし、量子コンピュータは
実在するというと嘘になる。ときどき勘違いするDQNちゃんがいる。

99 :kひげ:2006/12/10(日) 16:20:51 ID:8ZbibTa6
http://ja.wikipedia.org/wiki/%E9%87%8F%E5%AD%90%E3%82%B3%E3%83%B3%E3%83%94%E3%83%A5%E3%83%BC%E3%82%BF

100 :Kひげ:2006/12/10(日) 16:30:55 ID:8ZbibTa6
ストアドプログラムとはかけ離れているけど
計算することはたしか、因数分解。
量子チューリングマシンが出来れば、チューリングマシンになる
全ての問題に答えを出すかもしれない。
遠い先の話でしょうけど(20年後、50年後)でもチューリングマシンとは
味力的でしょう、ワクワクしませんか。

101 :Kひげ:2006/12/10(日) 16:52:56 ID:8ZbibTa6
>>98さんの言うように、まだ実在していません、実在したら
今実在する、暗号を解きまくって、えらいことになる。

102 :Kひげ:2006/12/10(日) 21:54:44 ID:8ZbibTa6
いつか、量子チューリングマシンが出来て全てに
回答を出すかもしれない・ ・ ・ ・ ・。

何か書こうと思っていたが、何も出てこない、ごめん m(-\-)m
クロックアップにもどす???もう何もでない(僕からは)。


103 :オーバーテクナナシー:2006/12/10(日) 23:02:28 ID:n2eRC9ZV
>>92
熱抵抗は熱の伝わりにくさをあらわす言葉だよ。

http://www.mag.co.jp/gw/gw3.php
> 熱抵抗値(m2・K/W)= 厚み(m)÷ 熱伝導率 W/(m・K)

で、温度と熱伝導率の関係は物質次第でいろいろ。
http://mext-atm.jst.go.jp/atomica/pict/03/03060202/03.gif

電気抵抗の方は、金属は温度が下がれば抵抗も小さくなるけど
半導体はキャリアが減るので一般に抵抗が高くなる。(基本)
素子温度が液体窒素温度で動作する半導体素子はあまりないでしょう。

>>91
冷やすと速くなるというより、速くすると(クロック周波数を上げると)
消費電力が大きくなって温度が上がり、温度が上がると動作しなくなる、
という効果が大きいのでは?
ダイが極低温でも実際に動作しているゲートなりの部分は室温程度に
なっていると思う。

104 :オーバーテクナナシー:2006/12/11(月) 00:42:12 ID:8FW7iXqR
>>102
>いつか、量子チューリングマシンが出来て全てに
手順型のチューリングマシンは手順という概念の壁があるかぎり
限界を超えることは不可能です。
量子コンピュータがいろいろ騒がれていますが、結局は暗号を
解く以上はほとんど何も将来性はなく、従来で必要とされる計算の
ほとんどを従来技術を使わずにできないという問題があり
ニュースなどであるとおり技術進歩は亀以下です。
何か画期的な量子技術が発明されれば別でしょうけどw

105 :Kひげ:2006/12/11(月) 09:47:40 ID:3s3WP2Ow

これはあくまで僕の勝手な思い込みですが、量子チューリングマシンは
並列コンピューターで、その並列度が量子的に増える(ほぼ無限に)
ワンクロックで、回答が出る(無限数の回答、のなかの一つを抽出)
な〜〜んて考えていたんですが。

106 :オーバーテクナナシー:2006/12/11(月) 10:19:19 ID:DJ0AiTXq
すでにおまえの脳も超並列だが。
実際1クロックで答えだしてる。出せる部分ではな。

107 :Kひげ:2006/12/11(月) 11:11:00 ID:3s3WP2Ow

もっと詳しく、語ってチョウ。

108 :オーバーテクナナシー:2006/12/11(月) 13:02:37 ID:8FW7iXqR
>107
>チューリングマシン
まずは用語を調べてから発言したほうがいい。
>並列コンピューター
量子技術と並列技術は別ものだろ。
量子状態を扱うのとデジタル技術を使う差をまず把握したほうがいい

量子操作でアナログ的?計算を行っても入出力の際にデジタル変換
しなければいけない事実を把握しておいたほうがいい。
媒体に記録するにも量子のままでは記録できない。

>>107
連想記憶のアルゴリズムを使えば古典的コンピュータでも
1クロックで答えは出せる。

109 :78:2006/12/11(月) 13:30:03 ID:I2l0F5JQ
遅レスすまん。
>>79
広義のマルチチップモジュールなら、昔、日本がすごいの作りましたよね。
富士通とか、スーパーコン用に。(俺は計算機屋なので、マスコミ製の
スパコンという言葉は嫌いです。トーシロの造語は認めません)
セラミックをごっそり重ねてまとめて接触液冷とか。
>>108
ちょっと言いすぎ。連想記憶にアルゴリズムもへったくれもないよ。
あれはメカニズム。それに、解を得るためには「すでに解を知っている」
必要がある。言ってることわかるか?「やりかた」を知ってるだけじゃ
ダメなんだ。最初から「最終的回答」を知らないと、そういうことには
ならない。ま、外部アドレシングを抽象化すりゃ、1クロックアクセス
なんてギャグだがね。

だいたい、理論的に、パラメータ付き問題では、そういうことはあり得ない。

110 :Kひげ:2006/12/11(月) 17:01:32 ID:3s3WP2Ow
量子コンピューターは、量子技術と並列コンピューターを混ぜることによって
考えられたものではないでしょうか。
文章の中にも並列コンピューターと量子論はマッチングがいいと書かれていた。

また、アナログと量子の状態は、ちがうような気がしますが量子は有り無し(1か0)
アナログはその中間がある。

量子の検出は、これがまた大変
http://www.brl.ntt.co.jp/J/
http://www.brl.ntt.co.jp/J/research/qe/qe.html
NTTでは電子1個を数えているみたい(1個があるかないかで0と1を出している)

アップアップで答えているので、矛盾があるかもしれませんが、あしからず。


111 :Kひげ:2006/12/11(月) 17:18:48 ID:3s3WP2Ow
今クロックの限界が見えて、次はマルチコアで次は並列、超並列、光コンピュータ
の次あたりに量子コンピュータが待ってるのかな〜〜、と言うだけで
今すぐどーこうなると言うもんでもない、と思いますよ。

112 :オーバーテクナナシー:2006/12/11(月) 23:18:44 ID:o/YsiM26
そんな事言ってると
越えられない壁を貼られるぞ

113 :オーバーテクナナシー:2006/12/11(月) 23:20:38 ID:8FW7iXqR
>>110
http://ja.wikipedia.org/wiki/%E9%87%8F%E5%AD%90%E3%82%B3%E3%83%B3%E3%83%94%E3%83%A5%E3%83%BC%E3%82%BF
>並列性を実現している。
並列コンピュータとは意味が全く違う。
情報の並列度と処理手順の並列性では比較にならない。

114 :113:2006/12/11(月) 23:25:05 ID:8FW7iXqR
>量子計算機が古典計算機より強力である証拠となりえる。
>しかし、まだ証明されたわけではないので、量子計算機が
>古典計算機より強力であるという根拠はまだない。
>また両問題はNP完全問題ではないだろうと考えられている。
巡回セールスマン問題であれば古典的コンピュータでも特殊なアルゴリズム
でほぼ克服している。by放送大学

115 :オーバーテクナナシー:2006/12/13(水) 18:03:01 ID:02IJnKVj
ところで、3年4倍速(ムーア則)はどうなった?

116 :Kひげ:2006/12/13(水) 19:19:50 ID:l6TOqk6R
ここ当分は3年4倍マルチコア、でね〜〜の。30個ぐらいまで言ったところで
また考えるんでは。
  << インテルしだい。 >>

117 :Kひげ:2006/12/13(水) 19:25:45 ID:l6TOqk6R
30個までは3・3・2くらいで8年持つ。

118 :Kひげ:2006/12/13(水) 19:55:32 ID:l6TOqk6R
あまり知識があって書いてるわけでもない、I/Oの10月号に
CPUの未来が書いてあった、量子コンピュータもちょこっと
書いてあった。
CELL(PS3)が9コアで128Bitバス、なんてのも書いてあった。


119 :Kひげ:2006/12/13(水) 20:47:36 ID:l6TOqk6R
すみません、も〜一回読み直したら、CELLのバスは768bitでした
恐ろしいでかさ。

120 :オーバーテクナナシー:2006/12/14(木) 17:18:59 ID:6CFRTpFD
>>115
性能の基準(価値観)は常に一定じゃない。
最近の基準は浮動小数点演算と並列化の性能が良いものが優れた価値とされている
>>119
バスといってもいろいろあるし単純に考えられない、キャッシュメモリのバス
メモリのバス、内部命令のフェッチ時点のバスサイズ、ビット幅においては
レジスタのサイズや命令語のサイズなども各々にある。
幅が広いから幅の倍率だけ性能が上がるものでもなく。
並列化が並列だから並列の数だけ性能が上がるものでもない。

121 :オーバーテクナナシー:2006/12/15(金) 23:52:57 ID:zVh0vLPq
Kひげは無駄レスを垂れ流す前に
考えをテキストファイルにまとめてレポートにし、
翌日以降の頭が冷えた状態で投稿すべきだ。

122 :Kひげ:2006/12/18(月) 19:37:36 ID:jqE452dc
すみません、また無駄レスかもしれませんが、今、クロックアップが行きずまって、マルチコアに入っているけど
マルチコアの将来性は??どんなものでしょう、マルチコアの欠点は、マルチコアの次は何がくるか、???。
また無駄レスと怒られるかな〜〜。

123 :オーバーテクナナシー:2006/12/18(月) 23:40:13 ID:v5F+ziqx
結局クロックアップの限界は何処なんでしょう?


124 :オーバーテクナナシー:2006/12/19(火) 00:06:03 ID:XT1UsFdX
>>122
暫くはコアの数を競うんだろう、2つ4つじゃ少なすぎる。
桁が5桁超えたら、将来性はどうなるの?と聞いて見ようw
>123
金属の導体を使っているからこそ速度が遅い訳で、
電磁波の類で量産&超集積の回路が作れれば周波数などまだまだ
上がれる。
集積と量産が困難だからこそ並列化技術なんだろう。
性能以前にソフトウエア技術が進化しなければ効果の無い世界だろうな。
現在のソフトウエアは大容量のメモリを使う方向へ進化している為に
メモリの性能が今後重要になるだろう。
インテルが計画しているすべてのバスをパラレルからシリアルへの
方向性でDRAMがいまだパラレルのバスを維持している。
これは今後の技術変化において非常に問題になる点だろう。
パラレルの問題はデータの同時伝送というのが不可能な域に
近づいている。導体配線を使っている限りパラレルはもう限界
なんだよな。



125 :オーバーテクナナシー:2006/12/19(火) 00:17:25 ID:DUuLndwa
ええと、で、シリコンベースの技術でどのくらいクロックが出ますか?

126 :オーバーテクナナシー:2006/12/19(火) 05:38:06 ID:9zAYWd6T
>>124
ラムバス社のXDR-DRAMはいかがでしょうか、ダンナ。
FB-DIMMも仕組みの上ではシリアルに近いと言えそう。

127 :オーバーテクナナシー:2006/12/19(火) 10:06:23 ID:FScQzK7k
知識水準から学生かとおもたが、
Kひげは意外とオサーンだとおもう。
実はジイサンな気もする。

128 :78:2006/12/20(水) 03:16:37 ID:uTMxUa80
>>128
たとえば、俺はジイサン。Kひげじゃないがな。もう新しい発想は
できない。若人に任せるわけさ。
>>126
問題はな、CELL読み出し速度がほとんど向上してないってことなんだよ。
DDR,2,3,結局、バースト読み出し粒度が荒くなるだけで、ランダムアクセス
速度は何も上がっていないよ。バースト読み出しがCPUのキャッシュライン長を
越えてしまったら意味ない。

129 :オーバーテクナナシー:2006/12/20(水) 18:39:32 ID:Vl9uDCVm
>>126
FB−DIMMはラムバスの特許に触れるためにインテルが不採用な方向に
向かっているんじゃないか?
ラムバスにもすこしは儲けさせてやれよ。
特許料をクロスライセンスだけで一銭も払わない大手には当然に義務だろう。

>>128
だからこそマルチコア、マルチCPUな方向へ向かっているんだろうな。

130 :オーバーテクナナシー:2006/12/21(木) 02:51:03 ID:9qKPUB5w
まあ将来のメモリバスはTCP/IP類似のパケットバスになるだろう。漏れの予言。
並列化の流れは止めることはできないだろう。
周波数が上がれば性能が上がるという神話は、周波数に比例して性能が
上がった場合の話であって現状では周波数が上がっても性能は上がらないという
問題にぶつかっている。
ベースになる入出力待ちが高速化しなければ早くならないのは事実で。
DRAMベースのメモリだけではなくHDDやネットワーク速度にも依存
している。
狭い意味での特定のループ処理では周波数の威力は絶大であるが入出力
が進歩しなければ全体としての性能は頭打ちである。
周波数の信仰もいいが、その発熱はいい加減にしてほしい


131 :オーバーテクナナシー:2006/12/21(木) 23:04:07 ID:uMXpwHoQ
>>129
インテルのロードマップに影響(遅れ)は生じているようだけど
不採用には至っていないようです。
ってか、ラムバス社のパテントはPS2、PS3で使われているから
少しどころではなく儲けているはず。

>>130
実は、インテルとマイクロソフトが共同してパソコンの内部バスを
全てIEEE1394にしてしまおうって計画が有るには有りました。
(IEEE1394bは規格上、バス速度の上限を設けないはずだった。)
が、その計画の何歩も手前の段階で「市場」からNOを突きつけられて
頓挫してしまっています。

少なくともWindowsの場合、遅い原因の一つに互換性を含めた
いわゆるレガシーデバイスの問題が有るため、今後レガシーを
捨てられるかに掛かっていると言っても良いと思います。

132 :オーバーテクナナシー:2006/12/21(木) 23:16:52 ID:dqLE5LMy
そこでAppleですよ

133 :オーバーテクナナシー:2006/12/22(金) 04:55:42 ID:bAUbAqNZ
まずはCPU間通信が必要という感じ?
OSのプロセス間通信つまり別のCPUとの通信、
複数CPUの同期を取るには物理メモリを通じて通信していた。
なのでメモリが別系統なシステムだとその同期を取るのがかなり時間がかかる
マルチコアCPUやマルチCPUでも基本は同じメモリに繋がる構成だから
メモリの物理帯域がCPUの数だけ同時に使われ、帯域に問題が生じるだろうね
4つ程度では問題はでにくいだろうけどCPUコアの数が10、100となると
激しく問題化するだろうな。
なので専用のプログラム通信で使われるプロセス間共有メモリは外せない
訳だからローカルバスまで落ちた一般の通信カード(NIC)では遅すぎる
からCPU間専用通信BUSというのが将来必要になっているような
気がするな。スパコンやメインフレームだともう実装しているのかな

134 :131:2006/12/22(金) 16:03:25 ID:ZTbkEC56
>>132
残念ながら、その計画の出ばなをくじいたのがほかならぬAppleだったり。
IEEE1394(正確にはfirewire)を開発したのがAppleなんだけど
1ポート辺り1$のパテント料を求めたのをメーカーが嫌って
採用が進まなかったんです。
(そして対抗手段としてUSB2.0が出てきている。)

>>133
AMDを初め数多くの企業が賛同しているHyperTransportで良いのでは。

135 :78:2006/12/23(土) 17:05:22 ID:/7OgidGD
>>133 >>134
ですからね、狭義のCPU間通信で一番問題になるのは、密結合共有
メモリ型だとバス・アービトレーションとキャッシュコヒーレンシの
維持なわけですわ。CPUが4だ8だ言ってるうちはいいんだよね。

PEが100とかの桁を越えるとそんなんじゃ話になるわけがなくて、
クラスタ間の接続にどうしても疎結合な部分が出てくるわけで、
そりゃfirewireもUSB2.0もこういった分野の基礎であったINMOSの
TransputerやnCUBEの実装チップより遥かに優れているとはいえ、
現状では「要求より桁違いに低性能で話にならない」わけです。

茶の間にPC据えてる我々の世界ではもうしばらくのんびりして
いられますが、node数が10^4行っちゃってるHPCの世界じゃシャレに
なりません。たとえば、8、あるいは16nodeごとにSMPで束ねて、
それを疎結合で繋ごうと考えてみましょう。10Gbps+で1K+portsを
フルスピードスイッチできるハードウェアなど、この世に存在しません。
バックプレーンに超光速技術が必要かも。(´・ω・`)

136 :オーバーテクナナシー:2006/12/26(火) 01:18:16 ID:97TfRR4q
>>135

kwsk > 超光速技術

137 :オーバーテクナナシー:2006/12/26(火) 02:53:40 ID:YqcUdQYE
未来板っぽく重力波伝達技術

138 :135:2006/12/27(水) 00:05:47 ID:7pMm1vPK
>>136
できませぬ。だってそんなの発見されてないから。

(´・ω・`)←そんなのないからこうなの。この世に存在しないというか、
より厳密に言うと未だ発見されてません。もしかすると未来永劫発見
されないかもしれない。
>>137 重力波の伝達速度は光速であると推定されています。

何をどうやってんのか知らないけど、10GbEってのはあるでしょ。
あれって単波長?それとも波長多重技術?単なるネットワーク技術としては
いいかもしれないけど、近未来のHPCのクラスタ間接続としてはすでに
帯域不足してますよね。

最近のHPCの速度稼ぎはね、ソフト屋さんが頑張ってるわけ。
CPUの速度ってのは、半導体物性屋+ロジック屋vsソフト屋の
綱引きで向上してきてるんです。

ロジック屋が突出した時代があってね、それがRISCの世代。利点は
確かにあったんだけどね。かと言って、i386の呪縛から未だ逃れられ
ないIA32やエセVLIWのIA64にも賛同できないし、どうしようね?

実は、現在は主メモリの遅さをどうすべきかの方が問題でね、
そっちの方がかなりマズい感じ。

139 :オーバーテクナナシー:2006/12/27(水) 02:05:48 ID:8kfGa/R2
なかなか来ないねMRAMの時代。SRAMより早いってのがいい。

140 :オーバーテクナナシー:2006/12/27(水) 06:09:04 ID:cNf6yeL4
LRAMもあるの?

141 :オーバーテクナナシー:2006/12/28(木) 20:25:35 ID:jE2G1YG4
>>139
作り方にもよるが実質SRAMとMRAMは同じ速度だろ。


142 :オーバーテクナナシー:2006/12/28(木) 22:40:31 ID:5X9GbB3V
メモリと演算装置と通信装置を引っ付けて互いに通信し合う。

よし

143 :オーバーテクナナシー:2006/12/30(土) 00:56:22 ID:kyoncS1i
>>142
そのような情報処理も可能です。現在のCPUは手順型のチューリングマシンで
論理を手順という順番に置き換えて科学的に処理するものです。
情報処理の方法はニューラルネットワーク、ファジィ技術、データベース技術
などで行われるネットワークという土台のベースで情報処理を行うものも
あり、それらは繋がりと記憶、相互通信のみで情報処理を行うものです。
これには手順というものは存在せずとも情報処理ができる点がチューリング型
常識的なコンピュータといわれるものとは概念が違う情報処理です。
インターネットそのものも巨大な並列型情報処理装置とみなせるでしょう。
ただし科学的ではなく、オカルト的(直感的)な処理要素とみなされます。

144 :135:2007/01/03(水) 13:09:10 ID:ya/JRuRo
>>142
メモリと演算装置をくっつけるというのはもうあるでしょう。
EDRAMって言ったっけ?Embedded DRAM。DRAM cellの基本構造自体は
他と違いありません。それ言っちゃうと、SDRAMもDDR3もcell〜sense ampは
あまり変わらん。
EDRAMの方は同一ダイの上に載ってるので例えば256bit幅接続とか簡単に
できるし、チップ外に信号を引き出す必要がないので電圧のスイング幅が
非常に小さい(ロジックチップの外部仕様で規定される1と0の電圧スイング
と、同一ダイ内のゲート間でやりとりされる電圧スイングは全然違います)。
DDRの方は、DDR、2、3と進むに従ってバースト読み出し粒度が倍々ゲームで
増えてるだけで、ランダムアクセス速度(tCAS)はそれほど画期的に向上
してるわけじゃありません。汎用には向かない。組み込み用途向け。
>>143
わかったようなわかんないような、やっぱりわかりません。俺、頭悪いかも。
俺は元々ソフトアーキテクチャ屋(専門は超並列)なんですが、ニューラル
ってのはわかるんですよ、チューリングどうとか言うより、もっと簡単に
言うと非ノイマン型アーキテクチャとして。あれはミクロな視点ではっきり
言ってしまうと、ディジタル的なデータフローアーキテクチャの発展形
だと思います。その出自がどうだろうとね。元のデータフローはノード
のfire条件がはっきりしてるんだけど、ニューラルのノードは重み付きで
まったりぐったり(ぉぃ)働くんですよね。(違ったら訂正を請う)
データベース技術ってネットワークが土台なの?違うでしょ。そんなものは
土台でも前提でもない。狭義のデータベースなら問い合わせに対するレコード
の集合体があるだけだし、広義のデータベースなら概念をブチ込んだら
少なくとも関数の範疇には収まらない「何か」を通じて概念が出てくるだけですよ。

その「何か」はネットワークを土台にしていて「も」いいけど、それ「が」
土台であるわけではありません。データベースってのは、「目的はある、
しかし手段は問わない」。そういうもんです。trivial problem向けの
実験的非ノイマンデータベースマシンは何十年も前から試作されています。

145 :143:2007/01/09(火) 12:59:50 ID:Ndddye9K
>>144
メタ情報系の非ノイマン型と、非メタ系の非ノイマン型は理解できますか?
単にニューラルネットワークのように因果の抽象層までも非メタの情報として
蓄積して連鎖し情報が伝播する流れ(非ノイマン)と、抽象層がメタ情報の
ままデータベースに記録される人為的な要素のある非ノイマンの考え方が
あると思われます。後者はエキスパートシステムに類似しています。
情報は論理手順という考え方ではなく、すべての場合別けを直感(超パラレル)
で処理する非手順という手法があると思われます。場合別けは指数的に増大
して無意味にかんじるかもしれませんが、これは答えが与えられるので
自然淘汰的に生き残れる要素=答えが極少数なので因果が記録されることで
短い時間で答えの経路が特定されます。ここには論理ではないので間違えや
誤差、抽象的な要素やあいまい的な要素が残りますが確率的に99%とか
実用上は問題のない結果が得られる精度ならば従来の論理手順が持つ入力の
デジタル的要素(合理性)により情報が劣化する精度と大差がないと
思います。ニューラルネットワークの逆誤差伝播のような基本アルゴリズム
ばかりを教科書的に読んでこれしかないように勘違いしている人がいますが
いろいろな抽象情報処理やメタとの中間のようなモデルも考えることは
可能でしょう。データベースにしても現状のものばかりをみて基本的な
概念を無視し表面だけの利用で非ノイマン化するのは無理だと思います。
SFで有名なスタートレックのコンピュータの仕組み、これはあまり解説が
ないですが現実的だと思うし論理的にも矛盾しない仕組みで非ノイマン式を
実現している例?(SF映像創造物)でしょうね。
スタートレックのコンピュータには周波数という概念はありません。
また記憶装置のような構造も存在しません。
以上落書きでしたw

146 :オーバーテクナナシー:2007/01/09(火) 18:36:56 ID:8FAECjqE
うむ。
小難しい単語は俺には分からないので、
小難しい専門用語を並べて悦に入ってんじゃねーよと
突っ込みを入れておこう。

147 :オーバーテクナナシー:2007/01/09(火) 22:36:58 ID:p7+yF9DJ
>スタートレックのコンピュータには周波数という概念はありません。
>また記憶装置のような構造も存在しません。

スタートレックが書かれた頃って、SF作家でもコンピュータ=人工頭脳って
漠然としたイメージしか持っていなかったから、単にCPUとかメモリという
言葉を知らなかっただけだよ。

148 :オーバーテクナナシー:2007/01/09(火) 23:26:34 ID:OEiOHtAy
スタトレだとTNG以降は普通のコンピュータを意識した設計になってるみたいだが。
並列化のお化けみたいな代物なので、どこが壞れるとクリティカルかというのはあんまなさげだが。

55 KB
■ このスレッドは過去ログ倉庫に格納されています

★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.02.02 2014/06/23 Mango Mangüé ★
FOX ★ DSO(Dynamic Shared Object)